การทำความเข้าใจเรื่องครอสทอล์กในการออกแบบ PCB และเครือข่ายความเร็วสูง

♦ บทนำ

Crosstalk เป็นปรากฏการณ์ทั่วไปในวงจรอิเล็กทรอนิกส์ ซึ่งสัญญาณที่ส่งผ่านร่องรอยหรือช่องสัญญาณหนึ่งจะเหนี่ยวนำสัญญาณโดยไม่ได้ตั้งใจบนร่องรอยที่อยู่ติดกัน ในเครือข่ายความเร็วสูงและการออกแบบ PCB, crosstalk สามารถประนีประนอมความสมบูรณ์ของสัญญาณ, เพิ่มอัตราข้อผิดพลาดบิต, และนำไปสู่การรบกวนทางแม่เหล็กไฟฟ้า (EMI) การทำความเข้าใจสาเหตุ การวัด และกลยุทธ์การลดผลกระทบเป็นสิ่งสำคัญสำหรับนักออกแบบ PCB และวิศวกรเครือข่ายที่ทำงานกับ Ethernet, PCIe, USB และอินเทอร์เฟซความเร็วสูงอื่นๆ

♦ Crosstalk คืออะไร?

Crosstalk เกิดขึ้นเมื่อการเชื่อมต่อทางแม่เหล็กไฟฟ้า (electromagnetic coupling) ระหว่างสายสัญญาณที่อยู่ติดกันถ่ายโอนพลังงานจากสายหนึ่ง (ผู้กระทำ) ไปยังอีกสายหนึ่ง (เหยื่อ) การเชื่อมต่อที่ไม่พึงประสงค์นี้สามารถทำให้เกิดข้อผิดพลาดในการกำหนดเวลา การบิดเบือนสัญญาณ และสัญญาณรบกวนในวงจรที่ละเอียดอ่อน

♦ ประเภทของ Crosstalk

Near-End Crosstalk (NEXT)

• วัดที่ปลายด้านเดียวกับแหล่งกำเนิดของผู้กระทำ
• มีความสำคัญในสัญญาณดิฟเฟอเรนเชียลความเร็วสูง ซึ่งการรบกวนก่อนหน้านี้สามารถลดคุณภาพของสัญญาณได้

Far-End Crosstalk (FEXT)

• วัดที่ปลายอีกด้านของสายเหยื่อ ซึ่งอยู่ตรงข้ามกับแหล่งกำเนิดของผู้กระทำ
• มีความสำคัญมากขึ้นเมื่อใช้ร่องรอยที่ยาวขึ้นและความถี่ที่สูงขึ้น

Differential Crosstalk

• รวมถึงการเชื่อมต่อแบบ differential-to-differential และ differential-to-single-ended
• เกี่ยวข้องโดยเฉพาะอย่างยิ่งสำหรับอินเทอร์เฟซ Ethernet, USB, PCIe และหน่วยความจำ DDR

♦ สาเหตุของ Crosstalk

• ระยะใกล้เคียงของร่องรอย: ร่องรอยที่อยู่ใกล้กันจะเพิ่มการเชื่อมต่อแบบ capacitive และ inductive
• การกำหนดเส้นทางแบบขนาน: การวิ่งแบบขนานของร่องรอยเป็นเวลานานจะขยายผลกระทบของการเชื่อมต่อ
• Impedance Mismatch: ความไม่ต่อเนื่องใน characteristic impedance ทำให้การเชื่อมต่อสัญญาณแย่ลง
• Layer Stackup: เส้นทางส่งกลับที่ไม่ดีหรือระนาบกราวด์ที่ไม่เพียงพอทำให้ crosstalk สูงขึ้น

♦ การวัด Crosstalk

Crosstalk มักจะแสดงเป็น เดซิเบล (dB) ซึ่งเป็นการวัดอัตราส่วนระหว่างแรงดันไฟฟ้าที่เหนี่ยวนำบนเหยื่อและแรงดันไฟฟ้าเดิมบนผู้กระทำ

มาตรฐานและเครื่องมือ:

• TIA/EIA-568: กำหนดขีดจำกัด NEXT และ FEXT สำหรับสายเคเบิล Ethernet แบบ twisted-pair
• IEEE 802.3: ระบุข้อกำหนดความสมบูรณ์ของสัญญาณ Ethernet
• IPC-2141/IPC-2221: ให้แนวทางการเว้นระยะห่างของร่องรอย PCB และการเชื่อมต่อ
• เครื่องมือจำลอง: SPICE, HyperLynx และ Keysight ADS สำหรับการคาดการณ์ก่อนการจัดวาง

♦ ผลกระทบของ Crosstalk

• ปัญหาความสมบูรณ์ของสัญญาณ: การละเมิดเวลา ข้อผิดพลาดแอมพลิจูด และ jitter
• ข้อผิดพลาดบิต: เพิ่ม BER ในการสื่อสารดิจิทัลความเร็วสูง
• การรบกวนทางแม่เหล็กไฟฟ้า: มีส่วนทำให้เกิดการแผ่รังสี ซึ่งส่งผลกระทบต่อการปฏิบัติตามข้อกำหนด
• ความน่าเชื่อถือของระบบ: มีความสำคัญในระบบ Ethernet แบบ multi-gigabit, PCIe, USB4 และหน่วยความจำ DDR

♦ กลยุทธ์การลดผลกระทบ

1. เทคนิคการจัดวาง PCB

• เพิ่มระยะห่างระหว่างร่องรอยความเร็วสูง
• กำหนดเส้นทางคู่ดิฟเฟอเรนเชียลร่วมกันด้วยอิมพีแดนซ์ที่ควบคุม
• ใช้ระนาบกราวด์เพื่อให้เส้นทางส่งกลับและการป้องกัน
• ใช้การกำหนดเส้นทางแบบสลับเพื่อลดการวิ่งของร่องรอยแบบขนาน

2. แนวปฏิบัติเกี่ยวกับความสมบูรณ์ของสัญญาณ

• สิ้นสุดสายความเร็วสูงอย่างถูกต้องเพื่อลดการสะท้อน
• ใช้ guard traces หรือการป้องกันสำหรับสัญญาณที่สำคัญ
• รักษาอิมพีแดนซ์ของร่องรอยให้สม่ำเสมอ

3. การออกแบบสายเคเบิล (ระบบ Twisted-Pair)

• คู่บิดจะยกเลิก crosstalk แบบดิฟเฟอเรนเชียลตามธรรมชาติ
• เปลี่ยนการบิดของคู่เพื่อลด near-end crosstalk ระหว่างคู่
• ใช้สายเคเบิลที่มีฉนวนหุ้ม (STP) เพื่อลด EMI และการเชื่อมต่อระหว่างคู่

4. การจำลองและการทดสอบ

• การจำลองก่อนการจัดวางทำนายสถานการณ์ crosstalk ที่เลวร้ายที่สุด
• การทดสอบหลังการผลิตช่วยให้มั่นใจได้ถึงการปฏิบัติตาม NEXT/FEXT

♦ บทสรุป

Crosstalk เป็นข้อพิจารณาพื้นฐานในการออกแบบ PCB และเครือข่ายความเร็วสูง ด้วยการทำความเข้าใจกลไก วิธีการวัด และกลยุทธ์การลดผลกระทบ วิศวกรสามารถรักษาความสมบูรณ์ของสัญญาณ ลดข้อผิดพลาด และรับประกันการปฏิบัติตามข้อกำหนด แนวทางการออกแบบที่เหมาะสม การจัดวางอย่างระมัดระวัง และการจำลองเป็นกุญแจสำคัญในการลด crosstalk และสร้างระบบอิเล็กทรอนิกส์ที่มีประสิทธิภาพสูงและเชื่อถือได้